目前Intel的RocketLake-S处理器已经发布了，看笔记本厂家的动作，TigerLake-H处理器估计也差不多要推向市场了，等它也发布之后Intel的工作就会全部集中在下一代产品AlderLake上，根据Intel给出的线路图，第12代酷睿处理器降回归同一架构，桌面处理器与移动处理器都使用AlderLake架构。

对于AlderLake的信息目前其实已经有不少，它将采用Enhanced10nmSuperFin工艺，采用Lakefield上实践过的大小核设计，是由GoldenCove大核和Gracemont小核的组合而成，最高规格是8+8，核显方面依然是Xe架构，最大96组EU。目前在Geekbench上也有不少关于AlderLake处理器的早期测试结果，推特用户@InstLatX64就根据这些画出了AlderLake的一些方框图。

首先是AlderLake-S，它主要用于桌面平台，还有笔记本的H55级别，由8个GoldenCove和8个Gracemont组成，配有32组EU的GT1核显，每个GoldenCove都拥有32KBL1指令缓存，48KBL1数据缓存，1280KB的L2缓存；Gracemont则是每个核心有64KB的L1指令缓存，32KB的L1数据缓存，每4个Gracemont共享2MB的L2缓存；L3缓存方面，每个GoldenCove配3MB，而每4个Gracemont也配3MB，加起来一共有30MB的L3缓存，L3缓存是所有核心共享的。线程数方面，GoldenCove是支持超线程的，而Gracemont则不支持，所以一个AlderLake-S最多拥有8*2+8=24个线程。

AlderLake-P则是给移动平台用的，U15、U28、H45都会使用这个核心，最多6个GoldenCove和8个Gracemont，20条线程，24MBL3缓存，核显则是最多96组EU的GT2级别。

至于这个AlderLake-M我不太确定他画得十分正确，因为AlderLake-M下有M5和U9两个系列，M5的做多1个GoldenCove和4个Gracemont，配备64组EU的核显，是上面这个图没错。但U9最多是2个GoldenCove和8个Gracemont，最多96组EU的核显，不知道到时是直接拿AlderLake-P的切割而成还是直接从新开多一种芯片出来。

根据Intel的说法AlderLake会在今年年底发布，移动平台和桌面平台都有，不过从现在RocketLake-S和TigerLake-H的发布时间来看，先出移动低功耗版的可能性大一点。